Por favor, use este identificador para citar o enlazar este ítem:
http://cidesi.repositorioinstitucional.mx/jspui/handle/1024/384| Desarrollo de un clasificador asociativo para el reconocimiento de caracteres implementado en FPGA | |
| ALBERTO VAZQUEZ CERVANTES | |
| Hugo Jiménez Hernández Luciano Nava Balanzar | |
| Acceso Abierto | |
| Atribución-NoComercial | |
| DISPOSITIVO FPGA | |
| En esta tesis se presenta una nueva propuesta para clasificación de caracteres en tiempo real, mediante una plataforma de propósito específico construida con FPGA (Field Programmable Gata Array). Este dispositivo se encarga de realizar el reconocimiento de cada carácter y de alguno otros procesos que puedan beneficiarse por un cómputo paralelo. | |
| 2013-12 | |
| Tesis de maestría | |
| Español | |
| MX | |
| Público en general | |
| INGENIERÍA DE CONTROL | |
| Aparece en las colecciones: | Desarrollo de sistemas de control, visión y algorítmos |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| M-AVC-2013.pdf | 6.79 MB | Adobe PDF | Visualizar/Abrir |